Integrazione quasi monolitica per sistemi chiplet

Il Fraunhofer-Institut für Photonische Mikrosysteme IPMS ha sviluppato, nell’ambito della linea pilota europea APECS, un metodo di integrazione quasi monolitica (QMI) che consente di combinare differenti componenti chip in modo quasi continuo a livello wafer. L’obiettivo della tecnologia è unire la densità di integrazione dei chip monolitici tradizionali con la flessibilità delle architetture modulari basate su chiplet.

Il nuovo metodo si basa sul posizionamento preciso di piccoli chiplet all’interno di cavità strutturate nel silicio, denominate pockets. Questa integrazione consente di creare un’architettura di sistema che combina design compatti e scalabilità modulare.

Integrazione di chiplet a livello wafer
L’aumento delle esigenze di capacità di elaborazione, integrazione di sistema e miniaturizzazione nell’industria dei semiconduttori sta spingendo verso nuovi approcci nella produzione microelettronica. In particolare, applicazioni come l’intelligenza artificiale basata su sensori, i transceiver ad alte prestazioni e le architetture eterogenee system-on-chip (SoC) stanno portando le tecnologie convenzionali di packaging ai loro limiti fisici ed economici. Nel contesto della linea pilota “Advanced Packaging and Heterogeneous Integration for Electronic Components and Systems” (APECS), Fraunhofer IPMS sviluppa quindi l’approccio dell’integrazione quasi monolitica. L’obiettivo consiste nell’integrare direttamente a livello wafer differenti componenti come sensori, dispositivi MEMS ed elettronica di controllo.

I ricercatori sono riusciti per la prima volta a integrare chiplet dimostrativi nei cosiddetti pocket wafer e a planarizzare la superficie mediante uno strato di passivazione per il successivo cablaggio Backend-of-Line.

Il Dr. Lukas Lorenz, responsabile di gruppo presso Fraunhofer IPMS, spiega: “Grundlage der QMI sind Silizium-Wafer mit strukturierten Aussparungen (Pockets). In diese sogenannten Pocketwafer wurden erstmals Dummy Chiplets eingebracht und die Oberfläche für die nachfolgende Backend-of-Line-Verdrahtung mit einer Passivierungsschicht geebnet. Damit entsteht eine nahezu monolithische Systemarchitektur, die höchste Integrationsdichte mit modularer Erweiterbarkeit vereint.”

Maggiore densità di interconnessione e riduzione delle perdite di segnale
La tecnologia QMI si differenzia dai metodi tradizionali di packaging poiché integra le interconnessioni direttamente all’interno della linea di produzione Frontend. Questo consente di raggiungere densità di connessione significativamente superiori rispetto agli approcci convenzionali basati su interposer o substrati. I chiplet vengono posizionati su substrati wafer attivi o passivi con uno stack comune di interconnessione. La riduzione delle distanze di segnale diminuisce le perdite elettriche e la latenza, migliorando il trasferimento dati a livello di sistema.

Secondo Fraunhofer IPMS, la riduzione del numero di interfacce meccaniche aumenta inoltre l’affidabilità e la durata dei sistemi. Allo stesso tempo, l’integrazione quasi monolitica consente una significativa riduzione dello spazio occupato.

Un ulteriore vantaggio deriva dalla combinazione di concetti modulari basati su chiplet con elevata densità di integrazione. Questo potrebbe ridurre i cicli di sviluppo e migliorare le economie di scala nella produzione di semiconduttori.

Applicazioni per sistemi IA e transceiver ad alte prestazioni
La tecnologia è destinata in particolare ad applicazioni con elevate esigenze di larghezza di banda, efficienza energetica e integrazione di sistema. Tra queste rientrano sistemi di sensori basati su intelligenza artificiale, transceiver intelligenti e architetture SoC altamente integrate. Grazie alla combinazione di differenti unità funzionali all’interno di una struttura wafer comune, la tecnologia QMI può consentire architetture eterogenee con densità funzionale superiore rispetto ai moduli multichip convenzionali.

Con questo dimostratore, Fraunhofer IPMS considera raggiunto un importante passo verso la scalabilità industriale dell’intera catena di processo per future applicazioni di produzione microelettronica.




Contesto aggiuntivo: Questa sezione descrive specifiche tecniche e confronti competitivi non inclusi nell’annuncio originale del prodotto
Lo sviluppo di architetture chiplet e tecnologie di advanced packaging rappresenta attualmente uno dei principali ambiti di innovazione nell’industria dei semiconduttori. Aziende come TSMC, Intel, Samsung Electronics e AMD stanno investendo in tecnologie di integrazione eterogenea, packaging 3D e tecniche di interconnessione a livello wafer.

Le architetture chiplet tradizionali utilizzano generalmente interposer o substrati organici per collegare i singoli componenti. L’integrazione quasi monolitica punta invece a ridurre ulteriormente le transizioni tra chiplet, ottenendo densità di integrazione superiori e minori perdite di segnale.

In particolare negli acceleratori per intelligenza artificiale, nei sistemi ad alta frequenza e nelle piattaforme di sensori basate su MEMS, le brevi distanze di segnale e le elevate densità di interconnessione sono considerate fattori chiave per l’efficienza energetica e le velocità di trasferimento dati.

La linea pilota europea APECS fa parte delle iniziative destinate a rafforzare la produzione europea di semiconduttori e si concentra su tecnologie di advanced packaging e integrazione eterogenea per i futuri sistemi microelettronici.

Modificato da Maria Brueva, redattrice di Induportals – adattato con IA.

www.ipms.fraunhofer.com